

極急峻なスイッチング特性と メモリ機能を持つ dual-gate SOI-MOSFET

金沢工業大学 電気・光・エネルギー応用研究センター 研究員 森 貴之

令和3年2月25日





井田 次郎 金沢工業大学 工学部 電気電子工学科 教授



森 貴之

金沢工業大学 電気・光・エネルギー応用研究センター 研究員







- ・LSI低消費電力化の必要性
- ・急峻なスイッチング特性(Subthreshold Slope)の必要性
- ・Steep Subthreshold Slope Deviceの先行研究
- ・PN-Body Tied SOI-MOSFET -伝達特性
 - -CMOSインバータ特性 -エネルギーハーベスティングへの応用 -PN-Body Tied SOI-MOSFETの課題
- ・Dual-Gate SOI-MOSFET -伝達特性
 - -過渡応答特性
 - -ニューロモルフィックチップへの応用
- ・まとめ(想定される用途、実用化に向けた課題、企業への期待)



LSI低消費電力化の必要性 1/2





ノートパソコン



スーパーコンピュータ



コンピュータの低消費電力化には 大規模集積回路(LSI) の低消費電力化が重要



LSI低消費電力化の必要性 2/2





スーパーコンピュータ

loT センサネットワーク ヘルスケア

インプラント医療



ばらまき・埋め込みセンサのため、電源は 電池、もしくはバッテリーレス(環境発電)



IoT用デバイスに組み込むLSIは 極低消費電力で動かす必要がある



LSIの消費電力 1/2







LSIの消費電力 2/2





急峻なスイッチング特性 (SS) の必要性 1/2

LSIの消費電力

MOSFETの伝達特性



微小なゲート電圧でMOSFETをON/OFFできればLSIの消費電力は下がるが SSの理論限界に阻まれている



急峻なスイッチング特性 (SS) の必要性 2/2

LSIの消費電力

MOSFETの伝達特性



Steep Subthreshold Slope (SS) Device 従来のMOSFETとは異なる動作原理によるスイッチングが必要



Steep SS Deviceの先行研究例



<メカニズム> バンド間トンネルによって電流を 流すことで SS < 60 mV/dec にする <問題点> オン電流が小さい トンネル抵抗が高いため電流が小さい トラップを使った電流増加、Si以外の 材料を使用する研究が進められている



10



PN-Body Tied (PNBT) SOI-MOSFET



井田研究室では新たなSteep SS Deviceの候補として "PN-Body Tied (PNBT) SOI-MOSFET"を開発 <特徴> ソース/ドレイン対称構造 従来のSiプロセスで作製可能

低ドレイン電圧(= 0.1 V)で急峻なSS(< 1mV/dec)が 発生することを実証

<主な発表成果>

- J. Ida, T. Mori, et al., *IEDM*, 2015.
- T. Mori, J. Ida, et al., *IEEE J-EDS*, Apr. 2018.
- T. Mori, J. Ida, et al., IEICE Trans. on Elec., May 2018.
- T. Mori and J. Ida, IEEE J-EDS, Oct. 2018.
- T. Mori, J. Ida, et al., *IEICE Trans. on Elec.*, Oct. 2020.

PN-Body Tied SOI-MOSFET 奥行き方向にPNダイオードを付帯

Ρ

N

 \frown

Ν

上面図



PNBT SOI-MOSFETの基本アイデア 1/2

従来のSOI-MOSFETにおけるフローティングボディ効果



従来のSOI-MOSFETでもフローティングボディ効果でSSが急峻になる



13

PNBT SOI-MOSFETの基本アイデア 2/2



本研究の一部は、JST-CREST&CREST-SUの支援を受けて実施したものです.



PNBT SOI-MOSFETの伝達特性



急峻なSSが発生すること実デバイス上で確認 (V_d = 0.1 V, V_b > 0.6 V) NMOS/PMOS両方で実現→**CMOS回路ができる!**

本研究の一部は、JST-CREST&CREST-SUの支援を受けて実施したものです.



PNBT SOI-MOSFETを用いたCMOSインバータ





エネルギーハーベスティングへの応用



EHのエネルギー源として、DTTV,携帯電話等の微小な電磁波に着目 (Radio Frequency Energy Harvesting : RF-EH)

問題点:期待される電力が非常に小さい

PNBT SOI-MOSFETを用いたダイオードで整流しエネルギーを集める

本研究の一部は、JST-CREST&CREST-SUの支援を受けて実施したものです.



PNBT SOI-MOSFET ダイオード特性



17

本研究の一部は、JST-CREST&CREST-SUの支援を受けて実施したものです.









 $R_{\rm L} = 100 \, \rm k\Omega \, f = 10 \, \rm kHz$

AC + DCで微小AC振幅における半波整流実験



本研究の一部は, JST-CREST&CREST-SUの支援を受けて実施したものです.



PNBT SOI-MOSFETの課題





Dual-Gate (DG) SOI-MOSFET



第2ゲートを付帯したDual-Gate (DG) SOI-MOSFETを提案 蓄積キャリアの出し入れをコントロール可能にする

本研究の一部は、JST-CREST&CREST-SUの支援を受けて実施したものです.



DG SOI-MOSFETの伝達特性



理論限界以下の急峻なSSを持つ(ヒステリシス特性無し) ボディ電流はドレイン電流より小さい 本研究の一部は、JST-CREST&CREST SUの支援を受けて実施したものです.



DG SOI-MOSFETの過渡応答特性

黄色:第1ゲートのみをコントロールし、ターンオフした場合 紫色:第2ゲートとボディ電圧を合わせてコントロールし、ターンオフした場合



→先行提案のPNBT SOI-MOSFETより高速動作可能



ニューロモルフィックチップへの応用 1/3



エッジコンピューティングでも動作する極低消費電力のAIシステムが必要



ニューロモルフィックチップへの応用 2/3





ニューロモルフィックチップへの応用 3/3



ニューロン部分の機能(蓄積・発火)をDG SOI-MOSFETで置き換える →回路の省面積化・低消費電力化を目指す 本研究の一部は、キオクシア株式会社の支援をうけて実施したものです.



DG SOI-MOSFETへのパルス電圧入力



本研究の一部は、キオクシア株式会社の支援をうけて実施したものです.



DG SOI-MOSFETによるスパイク信号の生成



第2ゲートを制御することでスパイク信号を出力することが可能 →ニューロン機能を模擬できるデバイスの実現



想定される用途

- 極低電力LSI (メイン想定用途)
- エネルギーハーベスティング
- 高感度センシング
- ニューロモルフィック
- ・単トランジスタDRAMへの応用も可能



実用化に向けた課題

- ボディ電圧 (>0.6 V程度)が必要なのが課題。
 現在DG SOI-MOSFETを用いることで解決
 できないか検討中。
- 集積回路へ応用するにはSPICEモデル化が 必要。デバイス物理の更なる解明を進めて いる。





- SOIデバイスのファブ、作製技術を持つ、 企業との共同研究を希望。
- 極低電力集積回路、極低電力アナログ回路、
 ニューロモルフィックデバイス&システム
 に関心のある方々とも協業したい。
- エネルギーハーベスティングや、微小信号
 を検知するセンシング回路への応用を考え
 ている企業にも参考にしていただきたい。



本技術に関する知的財産権

発明の名称 :

- 出願番号
- 出願人
- 発明者

:半導体構造および

半導体構造の制御方法

- : 特願2019-147580
- : 学校法人金沢工業大学
- :井田 次郎、森 貴之



お問い合わせ先

金沢工業大学 産学連携局 産学連携東京分室

TEL 03 - 5777 - 1964 FAX 03 - 5777 - 1965

e-mail iuctky@mlist.kanazawa-it.ac.jp